Pat

J-GLOBAL ID：200903068286037304

同期型DRAM装置におけるデータ出力バッファ用クロック信号発生回路

Inventor： 李 ▲ジョン▼ 培
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 萩原 誠
Gazette classification：公開公報
Application number (International application number)：1996344059
Publication number (International publication number)：1997204776
Application date： Dec. 24, 1996
Publication date： Aug. 05, 1997
Summary：

【要約】【課題】 同期型DRAM装置におけるデータ出力バッファ用クロック信号発生回路にあって、外部クロック信号の発生時点が外部クロック信号の周波数に適応的に可変して、外部クロック信号の周波数に関係なくデータの出力セットアップ時間と出力ホールド時間を十分に保証できるようにする。【解決手段】 内部クロック発生回路21、位相検出器31、スイッチング回路32及び制御電圧発生回路33を有し、内部クロック信号の発生の基準となる外部クロック信号CLKのローレベル時間tCLと出力ホールド時間tOHを保証するための基準出力ホールディング時間tCLrefOHを相互に比較し、外部クロック信号CLKのポジティブエッジとネガティブエッジ中のいずれか一つを基準として内部クロック信号CLKDQを発生する。

Claim (excerpt)：

外部クロック信号(CLK)に応答して所定の基準出力ホールディング時間(tCLrefOH)に対応する幅の基準パルス信号(ref-oh)を発生する基準パルス発生手段と、前記パルス信号と前記クロック信号とのクロックトレートを比較するクロックレート検出手段と、前記外部クロック信号のポジティブエッジ及びネガティブエッジに対応して第1及び第2クロック信号(CLK1,CLK2)を発生する第1及び第2内部クロック発生手段と、前記クロックレート検出手段からの出力信号に応答して前記第1内部クロック発生手段又は前記第2内部クロック発生手段の一方に外部クロック信号を供給する第1スイッチング手段と、前記クロックレート検出手段からの出力信号に応答して前記第1及び第2クロック信号中の一方を内部クロック信号として出力する第2スイッチング手段と、を備えることを特徴とする同期型DRAM装置におけるデータ出力バッファ用クロック信号発生回路。

IPC (2)：

G11C 11/407 ,  G11C 11/409

FI (2)：

G11C 11/34 354 C ,  G11C 11/34 354 A

Patent cited by the Patent：

Cited by applicant (2)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平6-049569   Applicant：富士通株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願平7-011474   Applicant：沖電気工業株式会社