半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：小池晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995299956
Publication number (International publication number)：1997148429
Application date： Nov. 17, 1995
Publication date： Jun. 06, 1997
Summary：

【要約】【課題】 Si系材料膜よりなる下層配線上でSiOx系材料膜のドライエッチングを行う際の下地ダメージを十分に除去し、この下層配線と後工程で形成される上層配線との間のコンタクト抵抗を下げる。【解決手段】 SiOx層間絶縁膜をフルオロカーボン系ガスを用いてエッチングし、その下層のポリシリコン配線パターンに臨むビアホールを開口した後、該ビアホールの底に形成されたポリシリコンのダメージ層と炭素系ポリマーを主体とする堆積物層とを、40〜60%の流量比でCF4 を含むCF4 /O2 混合ガスを用いたケミカル・ドライエッチングで除去する。この条件によれば、ポリシリコンを過剰に侵食せずにダメージ層を十分に除去できるので、後工程においてサブオキサイド(SiリッチなSiOx)の成長を抑制し、低抵抗コンタクトを形成することができる。

Claim (excerpt)：

酸化シリコン系材料膜をその下層側のシリコン系材料層に対して選択性を確保しながらドライエッチングする工程と、前記ドライエッチングにより前記シリコン系材料層の露出面に形成されたダメージ層を、40〜60%の流量比でCF4 を含むCF4 /O2 混合ガスを用いたケミカル・ドライエッチングにより除去する工程とを有する半導体装置の製造方法。

IPC (2)：

H01L 21/768 , H01L 21/3065

FI (2)：

H01L 21/90 B , H01L 21/302 N

Patent cited by the Patent：

Cited by examiner (6)

特開昭63-053928
特開昭61-097824
特開昭56-084476

Show all

Return to Previous Page