Pat
J-GLOBAL ID：200903068419548684
半導体装置のゲート酸化膜形成法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
八田 幹雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992130093
Publication number (International publication number)：1995094725
Application date： Apr. 23, 1992
Publication date： Apr. 07, 1995
Summary：
【要約】【構成】 半導体基板上にゲート酸化膜を形成する工程において、前記半導体基板を窒素雰囲気で1次アニールする工程と、アニールされた前記半導体基板を低い温度で酸素と水素の混合ガス雰囲気で湿式酸化させてゲート酸化膜を形成する工程、およびゲート酸化膜が形成されてある前記半導体基板を窒素雰囲気で高温で2次アニールする工程を備えることを特徴とする半導体装置のゲート酸化膜形成法。【効果】 フィールド酸化膜付近でゲート酸化膜が薄くなる現象を防止し、従来の湿式酸化法が持っていた△VFB等の不安定さを相当回復させただけでなく、電界集中現象を減少させる。
Claim (excerpt)：
半導体基板の上にゲート酸化膜を形成する工程において、前記半導体基板を窒素雰囲気で1次アニールする工程と、アニールされた前記半導体基板を低い温度で酸素と水素の混合ガス雰囲気で湿式酸化させてゲート酸化膜を形成する工程、およびゲート酸化膜が形成されてある前記半導体基板を窒素雰囲気で高温で2次アニールする工程を備えることを特徴とする半導体装置のゲート酸化膜形成法。
IPC (2)：
Return to Previous Page
