Pat
J-GLOBAL ID:200903068453257257

DC-DCコンバータ

Inventor:
Applicant, Patent owner:
Agent (1): 篠部 正治
Gazette classification:公開公報
Application number (International application number):2004334907
Publication number (International publication number):2006149067
Application date: Nov. 18, 2004
Publication date: Jun. 08, 2006
Summary:
【目的】広い負荷領域において高効率を維持すると同時に、出力電圧制御信号が変化しても出力電圧信号が高速に追随できるDC-DCコンバータを提供する。【構成】DC-DCコンバータは、第1のフィードバック制御方式であるPWM制御と第2のフィードバック制御方式であるPFM制御とのいずれかに切替え可能に構成され、負荷LOADを流れる負荷電流が所定値を越えて小さくなる領域においてはPFM制御を選択するとともに、出力電圧もしくは出力電圧制御信号のレベルが変化するときは負荷電流の大きさにかかわらずPWM制御を選択するように構成されている。また、出力電圧もしくは出力電圧制御信号のレベルが変化してPWM制御となるときに、立ち上げ時は一時的にNchトランジスタを遮断し、立ち下げ時は一時的にPchトランジスタを遮断することにより、出力電圧の変化時間を一層短縮することができる。【選択図】 図1
Claim (excerpt):
出力端子、直流電源の第1の電極と第2の電極間に直列接続されたPchトランジスタおよびNchトランジスタ、該PchトランジスタおよびNchトランジスタの接続点と出力端子間に接続されたインダクタ、出力端子と前記第2の電極間に接続されたコンデンサ、出力端子と前記第2の電極間に直列接続されて互いの接続点の電位をフィードバック信号VFBとする第1および第2の抵抗、基準電圧VREFと前記フィードバック信号VFBとから誤差信号を生成する誤差増幅器、前記誤差信号が入力され第1および第2の方形波を生成して前記PchトランジスタおよびNchトランジスタのゲートにそれぞれ出力するパルス発生回路、並びに前記Pchトランジスタに流れる電流を検出する電流検出手段を有し、前記パルス発生回路が前記誤差信号の大きさにより時比率が変化するPWMパルスを発生するPWMモードおよび前記誤差信号の大きさにより決定される周期毎にPFMパルスを前記Pchトランジスタのゲートに出力するPFMモードを前記電流検出手段の出力により切り換えるDC-DCコンバータにおいて、前記フィードバック信号VFBと前記基準電圧VREFの差に関し、(VFB-VREF)が第1の所定値を超えるかもしくは(VREF-VFB)が第2の所定値を超えると前記パルス発生回路がPWMモードを選択することを特徴とするDC-DCコンバータ。
IPC (1):
H02M 3/155
FI (1):
H02M3/155 H
F-Term (14):
5H730AA14 ,  5H730AS01 ,  5H730BB13 ,  5H730DD04 ,  5H730EE08 ,  5H730EE13 ,  5H730EE59 ,  5H730FD01 ,  5H730FD41 ,  5H730FF02 ,  5H730FF05 ,  5H730FG05 ,  5H730FG07 ,  5H730FG21
Patent cited by the Patent:
Cited by applicant (1)
  • コンバータ
    Gazette classification:公開公報   Application number:特願2000-069728   Applicant:日本電気エンジニアリング株式会社

Return to Previous Page