Pat
J-GLOBAL ID:200903068510030957
半導体装置の製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
中村 純之助 (外1名)
Gazette classification:公開公報
Application number (International application number):1993284584
Publication number (International publication number):1995142564
Application date: Nov. 15, 1993
Publication date: Jun. 02, 1995
Summary:
【要約】【構成】Si層(3)にそれぞれ狭い間隔を置いて隣接する幅の狭い複数本の溝(5)を形成する工程と、溝(5)の各側壁を酸化して、各溝(5)の間の幅の狭い側壁をすべて側壁酸化膜(6)に変化させるとともに、各溝(5)を側壁酸化膜(6)で充填し、埋込酸化膜(7)からなる絶縁領域を形成する工程とを有する構成。【効果】半導体層中に幅の広い酸化膜からなる絶縁領域を形成する場合、結晶欠陥の発生を抑制することができ、その結果、リーク電流の発生や分離耐圧の低下を防止することができるので、製造歩留りを向上することができる。
Claim (excerpt):
半導体基板にそれぞれ狭い間隔を置いて隣接する幅の狭い複数本の溝を形成する工程と、前記溝の各側壁を酸化して、前記各溝の間の幅の狭い前記側壁をすべて酸化膜に変化させるとともに、前記各溝を前記酸化膜で充填し、前記酸化膜からなる絶縁領域を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/76
, H01L 21/316
, H01L 21/762
, H01L 27/12
FI (2):
H01L 21/76 L
, H01L 21/76 D
Patent cited by the Patent:
Cited by examiner (5)
-
特開昭60-208842
-
特開平1-286436
-
特開昭59-132142
-
特開平4-096347
-
特開平3-211755
Show all
Return to Previous Page