キャッシュ一致化方式

Inventor：
Applicant, Patent owner：
Agent (1)：鈴江武彦
Gazette classification：公開公報
Application number (International application number)：1992068385
Publication number (International publication number)：1993274222
Application date： Mar. 26, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】クロスバ接続構成のマルチプロセッサ方式の情報処理装置において、特に実質的なキャッシュヒット率の向上が図れるようにする。【構成】プロセッサ内キャッシュ13-0,13-1に比べ低速大容量の非共有データのみを扱う非共有キャッシュ17-0,17-1を、プロセッサ11-0,11-1に外付けし、例えばプロセッサ11-0での非共有データリード時、キャッシュ13-0でミスヒットしても、非共有キャッシュ17-0でヒットしたなら、ヒットデータがプロセッサ11-0に高速供給される構成とする。また、主記憶14-0,14-1側にタグコピー機構16-0,16-1を設け、主記憶14-0,14-1の共有データ更新が発生する毎に他プロセッサ内キャッシュのタグのコピー(C0 またはC1 )にヒットしているかを調べ、ヒットしていれば、他プロセッサへ無効化要求を送出し、他プロセッサ内キャッシュと主記憶との間のデータの一致化を図る。

Claim (excerpt)：

それぞれ異なるアドレス空間が割当てられる複数の主記憶を共有する複数のプロセッサを備え、上記各主記憶と各プロセッサの間をクロスバスイッチ網にて接続した構成のマルチプロセッサ方式の情報処理装置において、前記各プロセッサにそれぞれ設けられた、前記各主記憶のデータの一部のコピーを前記各プロセッサ間で共有される共有データであるか共有されない非共有データであるかに無関係に保持するための第1のキャッシュと、前記各プロセッサと前記クロスバスイッチ網の間に前記各プロセッサ毎に設けられた、前記各主記憶のデータの一部のコピーを前記非共有データについてのみ保持するための、前記第1のキャッシュより低速で大容量の第2のキャッシュであって、対応するプロセッサから前記主記憶への非共有データについてのアクセス要求時にのみキャッシュ動作が行われる第2のキャッシュと、前記各主記憶側にそれぞれ接続されたタグコピー機構であって、対応する前記主記憶上の共有データについての前記各プロセッサが持つ前記第1のキャッシュのタグのコピーをそれぞれ有し、対応する前記主記憶の共有データ更新が発生する毎に自身が有する各タグコピーをもとに、関係するプロセッサが持つ前記第1のキャッシュにヒットしているか否かをチェックするタグコピー機構と、を具備し、前記タグコピー機構によるヒットチェック結果に応じて前記主記憶と前記第1のキャッシュとの間のデータの一致化を行うようにしたことを特徴とするキャッシュ一致化方式。

IPC (2)：

G06F 12/08 310 , G06F 12/08

Patent cited by the Patent：

Cited by examiner (2)

特開昭63-247852
特開昭63-247852

Return to Previous Page