Pat

J-GLOBAL ID：200903068718322692

トレンチゲート型半導体装置およびその製造方法

Inventor： 大倉 康嗣 ,  青木 孝明
Applicant, Patent owner： 株式会社デンソー
Agent (1)： 恩田 博宣 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001113895
Publication number (International publication number)：2002314081
Application date： Apr. 12, 2001
Publication date： Oct. 25, 2002
Summary：

【要約】【課題】ボンディングする際の層間絶縁膜を起点としたクラックの発生による不具合を解消することができるようにする。【解決手段】半導体基板1の上面には複数のトレンチ5が形成され、このトレンチ5はpベース層4を貫通してn-ドリフト層3に達している。トレンチ5の上部開口部においては凹部6が形成されている。トレンチ5の内壁面にはゲート絶縁膜7が形成され、その内部にはゲート電極8が形成されている。pベース層4における凹部6との境界部には高濃度n+エミッタ層10が選択的に形成されている。凹部6を埋め込むように層間絶縁膜9が形成され、pベース層4とn+エミッタ層10の上面を含めて基板1の上面がほぼ平坦となっている。pベース層4とn+エミッタ層10に接するようにエミッタ電極11が形成されている。p+基板2の裏面にはコレクタ電極13が形成されている。

Claim (excerpt)：

半導体基板(1)の上面に開口するトレンチ(5)が形成され、当該トレンチ(5)の内部にゲート絶縁膜(7)を介してゲート電極(8)が埋め込まれるとともに、半導体基板(1)の上面にソースまたはエミッタ電極(11)が前記ゲート電極(8)と電気的に分離された状態で配置されたトレンチゲート型半導体装置であって、半導体基板(1)の上面における前記トレンチ(5)が開口する部位に、トレンチ(5)の幅よりも幅広な凹部(6)を形成し、当該凹部(6)の内部に、トレンチ内部に埋め込んだゲート電極(8)とソースまたはエミッタ電極(11)を電気的に分離するための絶縁膜(9)を配置したことを特徴とするトレンチゲート型半導体装置。

IPC (4)：

H01L 29/78 653 ,  H01L 29/78 652 ,  H01L 29/78 655 ,  H01L 21/336

FI (6)：

H01L 29/78 653 C ,  H01L 29/78 652 B ,  H01L 29/78 655 A ,  H01L 29/78 658 A ,  H01L 29/78 658 F ,  H01L 29/78 658 G