Pat

J-GLOBAL ID：200903068720222123

積層型半導体装置の製造方法

Inventor： 藤村 隆
Applicant, Patent owner： セイコー電子工業株式会社
Agent (1)： 林 敬之助
Gazette classification：公開公報
Application number (International application number)：1991211055
Publication number (International publication number)：1993055534
Application date： Aug. 22, 1991
Publication date： Mar. 05, 1993
Summary：

【要約】【構成】 第1のSOI(Silicon On Insulator) 基板1に第1のデバイス層2を形成し、このデバイス層2に選択的に導電膜からなる凸部を形成する。次に、第2のSOI基板4上に第2のデバイス層5を形成し、このデバイス層5に接着剤となるSOG(Spin On Glass)膜6を堆積させ、SOG膜6を選択的にエッチングし凹部を設ける。SOG膜6を介して第1のデバイス層と第2のデバイス層をはり合わせ接着することにより、デバイス層間のコンタクトを取ることにより、積層型半導体装置を製造する。【効果】 Si基板上に二次元的にしか構成できなかったデバイスを三次元的に構成するので、高集積化に向く。また、SOI基板を用いているので消費電力の小さいデバイスを形成できる。

Claim (excerpt)：

第1のSOI基板に第1のデバイス層を形成する工程と、前記デバイス層の上に、選択的に導電膜でできた凸部を形成する工程と、第2のSOI基板に第2のデバイス層を形成する工程と、前記デバイス層に接着剤を堆積させる工程と、前記接着剤を選択的にエッチングし、凹部を設ける工程と、前記凸部と凹部をはめ合わせ前記接着剤を介して第1のデバイス層と、第2のデバイス層をはり合わせることにより、デバイス層間のコンタクトをとる工程とからなる積層型半導体装置の製造方法。

IPC (3)：

H01L 27/12 ,  H01L 27/00 301 ,  H01L 27/00