Pat

J-GLOBAL ID：200903068743336150

PCI入出力スロットの論理分割を実施する方法および装置

Inventor： ジョージ・ジョン・ドーキンス ,  バン・ホア・リー ,  デービッド・リー・ランドール ,  キエット・アン・トラン
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレーション
Agent (1)： 坂口 博 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002042190
Publication number (International publication number)：2002304364
Application date： Feb. 19, 2002
Publication date： Oct. 18, 2002
Summary：

【要約】【課題】 データ処理システム内の入出力スロットの論理分割を実施する方法、システム、およびコンピュータ・プログラム製品を提供すること。【解決手段】 一実施形態では、このシステムに、ハイパーバイザと、少なくとも1つのDMAアドレス検査コンポーネントが含まれる。ハイパーバイザは、入出力スロットへのアクセスに関する非直接メモリ・アクセス要求を受け取り、ある論理区画内のデバイスが異なる論理区画に割り当てられた入出力スロットにアクセスすることを禁止する。DMAアドレス検査コンポーネントは、直接メモリ・アクセス要求を受け取り、要求元デバイスと同一の論理区画内にないアドレスに関する要求が完了されることを禁止する。要求元デバイスと同一の論理区画に対応するアドレスに関する要求は、システム・メモリへの送達のために、DMAアドレス検査コンポーネントによってプライマリPCIバスに置かれる。

Claim (excerpt)：

データ処理システム内で入出力スロットの論理分割を実施するシステムであって、入出力スロットへのアクセスに関する非直接メモリ・アクセス要求を受け取り、ある論理区画内のデバイスが異なる論理区画に割り当てられた入出力スロットにアクセスすることを禁止する、ハイパーバイザと、直接メモリ・アクセス要求を受け取り、要求元デバイスと同一の論理区画内でないアドレスに関する要求が完了することを禁止する、少なくとも1つのDMAアドレス検査コンポーネントとを含むシステム。

IPC (2)：

G06F 13/14 320 ,  G06F 13/28 310

FI (2)：

G06F 13/14 320 B ,  G06F 13/28 310 M

F-Term (17)：

5B014EB03 ,  5B014FA04 ,  5B014FB03 ,  5B014GA13 ,  5B014GA36 ,  5B014GC07 ,  5B014GD05 ,  5B014GD32 ,  5B014GD33 ,  5B014HB13 ,  5B061BA01 ,  5B061BA03 ,  5B061BB03 ,  5B061DD01 ,  5B061DD11 ,  5B061GG15 ,  5B061QQ02

Patent cited by the Patent：

Cited by examiner (1)

• 情報処理装置
  Gazette classification：公開公報   Application number：特願平11-202836   Applicant：株式会社日立製作所