Pat

J-GLOBAL ID：200903068752321328

階層図面設計装置

Inventor： 野呂 文秀 ,  吉澤 伸知 ,  米中 信行
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998358872
Publication number (International publication number)：2000181948
Application date： Dec. 17, 1998
Publication date： Jun. 30, 2000
Summary：

【要約】【課題】 CADシステムによる回路図面の階層設計手法による下位階層図面設計時に、上位階層との図面名称が不一致であったり、あるいは信号端子の名称や数が不一致であるために生じる設計ミスを防止して、設計効率の向上を図る。【解決手段】 最上位階層18に形成される最上位階層構成要素20の下位階層図面を中間階層22に設計する際に、中間階層22に最上位階層構成要素20と同一名称を自動的に付し、最上位階層構成要素20の信号端子と同一名称を付した信号端子識別100を中間階層22に自動的に配置して、最上位階層18と中間階層22の図面名称及び信号端子とその名称を確実に一致させる。

Claim (excerpt)：

表示手段に明示され階層回路図面の上位回路構成要素を記述する上位階層と、前記表示手段に明示され前記上位回路構成要素の詳細回路構成を記述する下位階層と、前記上位階層に記述される前記上位回路構成要素の信号端子と同一名称の信号端子標識を前記下位階層に自動的に配置する自動配置手段とを備えることを特徴とする階層図面設計装置。

FI (2)：

G06F 15/60 654 G ,  G06F 15/60 660 P

F-Term (6)：

5B046AA08 ,  5B046BA03 ,  5B046DA05 ,  5B046FA09 ,  5B046GA01 ,  5B046HA06