Pat

J-GLOBAL ID：200903068755699976

圧電薄膜共振子、フィルタ及び圧電薄膜共振子の製造方法

Inventor： 舩坂 司
Applicant, Patent owner： セイコーエプソン株式会社
Agent (5)： 小林 久夫 ,  安島 清 ,  佐々木 宗治 ,  大村 昇 ,  高梨 範夫
Gazette classification：公開公報
Application number (International application number)：2004135289
Publication number (International publication number)：2005318366
Application date： Apr. 30, 2004
Publication date： Nov. 10, 2005
Summary：

【課題】 良好な共振特性を得るために横モードを抑制するようにすると共に、工程数を増やすことなく、短時間でシリコン基板の穴加工が行えるようにした圧電薄膜共振子を得ることを目的とする。【解決手段】 シリコン基板11と、シリコン基板11上に設けられた下電極膜13、下電極膜13に重なる圧電膜15及び圧電膜15に重なる上電極膜14からなる積層共振体12とを備え、シリコン基板11の積層共振体12の対応位置にシリコン基板11を開口して貫通穴18を形成し、積層共振体12の平面形状はその輪郭が自由曲線で構成されるようにしたものである。【選択図】 図1

Claim (excerpt)：

基板と、前記基板上に設けられた第一電極膜、前記第一電極膜に重なる圧電膜及び前記圧電膜に重なる第二電極膜からなる積層共振体とを備え、前記基板の前記積層共振体の対応位置に該基板を開口して貫通穴を形成し、 前記積層共振体の平面形状はその輪郭が自由曲線で構成されることを特徴とする圧電薄膜共振子。

IPC (8)：

H03H9/17 ,  H01L41/08 ,  H01L41/09 ,  H01L41/18 ,  H01L41/187 ,  H01L41/22 ,  H03H3/02 ,  H03H9/58

FI (10)：

H03H9/17 F ,  H03H3/02 B ,  H03H9/58 A ,  H01L41/08 C ,  H01L41/08 D ,  H01L41/18 101A ,  H01L41/18 101B ,  H01L41/18 101D ,  H01L41/08 J ,  H01L41/22 Z

F-Term (10)：

5J108AA07 ,  5J108BB07 ,  5J108BB08 ,  5J108CC04 ,  5J108CC11 ,  5J108EE03 ,  5J108EE04 ,  5J108EE07 ,  5J108FF05 ,  5J108MM11

Patent cited by the Patent：

Cited by applicant (1)

• 圧電薄膜共振子、フィルタ、および圧電薄膜共振子の製造方法
  Gazette classification：公開公報   Application number：特願2002-013984   Applicant：富士通株式会社, 富士通メディアデバイス株式会社