Pat

J-GLOBAL ID：200903068772213483

半導体装置およびその作製方法

Inventor： 張 宏 勇
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1994212028
Publication number (International publication number)：1996055994
Application date： Aug. 11, 1994
Publication date： Feb. 27, 1996
Summary：

【要約】【目的】 薄膜トランジスタ(TFT)において、側壁を形成することなく実質的に低濃度ドレイン(LDD)領域を形成する。【構成】 ゲイト電極105を陽極酸化することによって陽極酸化物107を形成したのちに、イオンドーピングをおこないP型不純物領域109およびオフセット領域を形成する。オフセット領域を形成後、陽極酸化物107を除去して、ゲイト絶縁膜に負の固定電荷、例えば、Cl- 等の負イオンを導入する。その結果、ゲイト絶縁膜中のCl- によって、オフセット領域の実質的に真性な半導体層の表面に、ホールが引き寄せられて、実質的に弱いP型領域(CID)110が形成される。このCID領域110が低濃度のP型の不純物領域と同様の効果を示し、実質的なLDD領域を形成する。Nチャネル型TFTの場合は正の固定電荷を導入すれば同様の効果が得られる。

Claim (excerpt)：

活性層に設けられた少なくとも1組のN型もしくはP型の不純物領域と、該不純物領域に挟まれた少なくとも1つのゲイト電極とを有し、該ゲイト電極と少なくとも一方の該不純物領域の間にはオフセット領域が設けられており、ゲイト電極下部を除くゲイト絶縁膜中に固定電荷を含むことを特徴とする半導体装置。

IPC (3)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500

FI (2)：

H01L 29/78 617 A ,  H01L 29/78 617 S