Pat

J-GLOBAL ID：200903068784029459

半導体素子の製造方法

Inventor： 阿部 一英 ,  原田 裕介
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1992216848
Publication number (International publication number)：1994069203
Application date： Aug. 14, 1992
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】 本発明は、半導体素子における銅(Cu)を材料とした配線の形成方法に関するもので、その形成過程(レジストをアッシングするとき)でCuが酸化されて、配線抵抗が増すといった問題点を除去することを目的とする。【構成】 前記目的のため本発明は、Cu配線層205形成(酸化された部分207)後、還元性ガス(H2 など)雰囲気中で熱処理して酸化部207を還元し、続いてその基板を大気にさらすことなく連続して酸化防止のための金属膜(例えばW)208を形成するようにしたものである。

Claim (excerpt)：

金属を配線材料とする半導体素子の配線形成方法として、半導体基板上に前記金属を材料とした配線層を形成した後、その配線層形成に際して生成された前記配線層の酸化された部分を、還元性ガス雰囲気中で熱処理して前記酸化部を還元し、続いて該基板を大気にさらすことなく、前記配線層の上に酸化防止のための金属膜を形成するようにしたことを特徴とする半導体素子の製造方法。

FI (2)：

H01L 21/88 M ,  H01L 21/88 B

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-171733
  
• 特開昭63-073645
  
• 特開平4-045536