Pat

J-GLOBAL ID：200903068904119171

半導体装置の製造方法

Inventor： 大 黒 達 也 ,  赤 坂 泰 志
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992199891
Publication number (International publication number)：1994053233
Application date： Jul. 27, 1992
Publication date： Feb. 25, 1994
Summary：

【要約】【構成】 ソース、ドレイン拡散層108,109と同じ導電型の不純物をフィールドエッジ部下にドープすべく基板101に対し斜めに角度をつけて砒素イオン110を高濃度注入する。角度が大きくなると素子分離耐圧が悪くなるので、その角度は接合リークとの兼合いで決定する。その後、Ti、Coなどの高融点金属材料膜115を堆積し、アニールすることで、金属とSiとを反応させてシリサイド化する。直前工程で形成されたイオン注入領域111〜114の不純物はこのアニールによって同時に活性化され、n+ 型延長拡散層111 ́〜114 ́が形成され、シリサイド層116,117はその表面を除いて各拡散層108,109,111 ́〜114 ́によって包囲される構造となる。【効果】 シリサイド層の接合リークによるオフリーク増大が防止される。

Claim (excerpt)：

第1導電型の半導体基板に素子分離絶縁膜を形成する工程と、前記半導体基板における前記素子分離絶縁膜によって囲まれる領域上にゲート電極を形成する工程と、前記半導体基板における前記素子分離絶縁膜によって囲まれる領域内であって前記ゲート電極下のチャネル形成領域の各側に前記第1導電型とは逆導電型である第2導電型のソース領域不純物拡散層及び該第2導電型のドレイン領域不純物拡散層を形成する工程と、前記ソース領域不純物拡散層及び前記ドレイン領域不純物拡散層の表面部にシリサイド層を形成するサリサイド処理を含み、更にその前後の期間内において前記ソース領域不純物拡散層及び前記ドレイン領域不純物拡散層を前記チャネル形成領域とは反対側へ延長させる拡散層延長処理を行う工程とからなる半導体装置の製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/28 301

FI (2)：

H01L 29/78 301 P ,  H01L 29/78 301 Y