Pat
J-GLOBAL ID：200903068949386529
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
梅田 勝
Gazette classification：公開公報
Application number (International application number)：1997173821
Publication number (International publication number)：1999026756
Application date： Jun. 30, 1997
Publication date： Jan. 29, 1999
Summary：
【要約】【課題】 LOCOS工程とゲート電極形成工程との2回のパターニングを行う必要がある。また、ゲート電極とソース/ドレイン領域の分離は、多結晶シリコンを熱酸化した膜のため、絶縁耐性はかなり低い。【解決手段】 シリコン基板1上に熱酸化膜2、シリコン窒化膜3を形成し、フィールド領域の部分のシリコン基板をエッチングした後、フィールド酸化膜4を形成する。次に、シリコン窒化膜5を形成した後、SOG膜を塗布した。次に、活性領域上のシリコン窒化膜3、パッド酸化膜2を除去した後、多結晶シリコン7を堆積し、エッチバックした。次に、ゲート電極形成領域の多結晶シリコン7を除去した後、フィールド領域上の酸化膜を除去した。次に、サイドウォール8を形成後、ゲート酸化膜9を形成した後、多結晶シリコン10を堆積し、エッチバックすることによりゲート電極の多結晶シリコン10とソース/ドレイン領域上の多結晶シリコン7とを分離した。
Claim (excerpt)：
第1導電型半導体基板上に、パッド酸化膜及びシリコン窒化膜を形成し、素子分離領域となる領域上の上記パッド酸化膜及びシリコン窒化膜を除去する工程と、上記表面が露出した半導体基板を所定の深さまでエッチングし、溝部を形成した後、上記シリコン窒化膜を耐酸化膜として用い、熱酸化により、上記溝部にロコス酸化膜を形成することにより、段差のない素子分離領域を形成する工程と、全面に所定の厚さのシリコン窒化膜を形成した後、シリコン酸化膜を上記素子分離領域上に埋め込む工程と、上記活性領域となる領域上のシリコン窒化膜及びパッド酸化膜を除去し、第2導電型不純物を含有する第1の導電性物質を全面に堆積した後、エッチバックすることにより、上記活性領域となる領域上に上記第1の導電性物質を埋め込む工程と、ゲート電極形成領域となる領域の上記第1の導電性物質を除去し、全面に絶縁膜を堆積させ、エッチバックすることにより、上記第1の導電性物質側壁にサイドウォールを形成する工程と、ゲート酸化膜を形成後、ゲート電極となる第2の導電性物質を全面に堆積し、エッチバックすることにより、ゲート電極を形成する工程と、上記第1導電性物質埋め込み工程とゲート電極形成工程との間又はゲート電極形成工程後に、熱処理を行うことにより、上記第1の導電性物質に含まれている不純物を上記半導体基板に拡散させることにより、ソース/ドレイン領域を形成する工程とを有することを特徴とする、半導体装置の製造方法。
IPC (2)：
FI (2)：
H01L 29/78 301 P
, H01L 29/78 301 S
