Pat

J-GLOBAL ID：200903068988313610

シヨツトキ障壁を有する半導体装置の製造方法

Inventor： 大塚 康二 ,  大室 範純 ,  是枝 元
Applicant, Patent owner： サンケン電気株式会社
Agent (1)： 清水 敬一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991230187
Publication number (International publication number)：1993067774
Application date： Sep. 10, 1991
Publication date： Mar. 19, 1993
Summary：

【要約】 (修正有)【目的】バリアハイトΦBの高さを広範囲に且つ安定に制御でき所望の高さのバリアハイトΦBを備えたショットキ障壁を有する半導体装置を製造する方法を提供する。【構成】 Ti薄層4aの蒸着時にその真空度又は蒸着速度を変えることにより、n形領域3とTi薄層4aとAl層5aとの組み合わせによって形成されるショットキ障壁のバリアハイトΦBを制御する。

Claim (excerpt)：

半導体領域との組み合わせによりショットキ障壁を生成できる金属を第1の真空度で前記半導体領域の主面に真空蒸着して第1の電極層を形成する工程と、前記半導体領域との組み合わせによりショットキ障壁を生成できる金属を前記第1の電極層の上に真空蒸着して第2の電極層を形成する工程とを含み、前記半導体領域、前記第1の電極層及び前記第2の電極層との組み合わせにより生成されるショットキ障壁のバリアハイトの高さを前記第1の真空度を調整することにより決定することを特徴とするショットキ障壁を有する半導体装置の製造方法。

IPC (2)：

H01L 29/48 ,  H01L 29/91

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭62-022475
  
• 特開昭63-157466
  
• 特開昭54-036178
  
• 特開昭56-029377