Pat
J-GLOBAL ID:200903068989284389

タップ付きCCDアレイ構造

Inventor:
Applicant, Patent owner:
Agent (1): 社本 一夫 (外5名)
Gazette classification:公開公報
Application number (International application number):1998074260
Publication number (International publication number):1999027589
Application date: Mar. 23, 1998
Publication date: Jan. 29, 1999
Summary:
【要約】【課題】 均一なピクセル・ピッチを維持しながらセンサにおける初期ピクセル・ドループを除去する。【解決手段】 イメージ化セクション102と読出しセクション104とを含む電荷結合デバイスにおいて、イメージ化セクションは列方向を画定し複数のイメージ化サブセクションを含み、読出しセクションは出力ノード構造116と複数の読出しサブセクション106とを含む。読出しサブセクションは、複数の中間レジスタ110と水平レジスタ・セグメント112とを含み、レイアウト領域が読出しサブセクション間に画定される。出力ノード構造は、水平レジスタ・セグメントと結合され、レイアウト領域内に配置される。
Claim (excerpt):
列方向を画定し複数のイメージ化サブセクションを含むイメージ化セクションを有する電荷結合デバイスにおける第1の出力ノード構造と複数の読出しサブセクションとを含む読出しセクションにおいて、第1の各イメージ化サブセクションに結合され、第1の複数の中間レジスタと第1の水平レジスタ・セグメントとを含む第1の読出しサブセクションであって、前記第1の複数の中間レジスタの第1の中間レジスタが第1の中間方向を画定し、該第1の中間方向が列方向と平行ではない第1の読出しサブセクションと、第2の各イメージ化サブセクションに結合され、第2の複数の中間レジスタと第2の水平レジスタ・セグメントとを含み、レイアウト領域が前記第1と第2の読出しサブセクション間に画定される第2の読出しサブセクションと、を備え、前記第1の出力ノード構造が前記第1の水平レジスタ・セグメントに結合され、前記レイアウト領域内に配置される、読出しセクション。
IPC (2):
H04N 5/335 ,  G06T 1/00
FI (2):
H04N 5/335 Z ,  G06F 15/64 320 G
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page