Pat

J-GLOBAL ID：200903069007451275

マルチダウンコンバータ用同期信号発生回路

Inventor： 茨木 宏治
Applicant, Patent owner： 日本ビクター株式会社
Gazette classification：公開公報
Application number (International application number)：1991320052
Publication number (International publication number)：1994098299
Application date： Nov. 07, 1991
Publication date： Apr. 08, 1994
Summary：

【要約】【目的】 複数の現行方式のモニタに1つのハイビジョン信号による映像を表示させるマルチダウンコンバータ用同期信号発生回路において、メモリのライトとリードを垂直周期で同期させる。【構成】 Hカウンタ118,Vカウンタ119,パルス生成回路120〜122はハイビジョン信号側の同期信号生成手段を構成している。Hカウンタ107,Vカウンタ108,パルス生成回路109〜111はNTSC信号側の同期信号生成手段を構成している。ハイビジョン信号側の同期信号生成手段のVカウンタ119はハイビジョンの垂直同期信号によりリセットされる。ハイビジョン信号のフレーム同期パルスをNTSC信号側の同期信号生成手段のVカウンタ108に入力してリセットすることにより、ハイビジョンの垂直同期信号とNTSCの垂直同期信号とが位相同期する。

Claim (excerpt)：

第1の方式であるハイビジョンベースバンド信号による映像信号をA/D変換してメモリに分割して記憶させ、このメモリに記憶された映像信号をD/A変換して第2の方式であるNTSCまたはPALまたはSECAMの複数個のモニタに分割して表示させるマルチダウンコンバータ用同期信号発生回路において、前記第1の方式の水平同期信号と第1の分周器の出力との位相を比較する第1の位相比較器と、前記第1の位相比較器の出力が供給される第1のローパスフィルタと、前記第1のローパスフィルタの出力が供給され、前記第1の方式の信号をA/D変換するための、そしてこのA/D変換した信号を前記メモリに書き込むための第1のサンプリングクロックを生成し、この第1のサンプリングクロックを前記第1の分周器に供給する第1の電圧制御発振器と、前記第1のサンプリングクロックが供給され、前記メモリにライトイネーブルパルスを出力するライトイネーブルパルス発生回路と、前記第1のサンプリングクロックを分周して出力する第2の分周器と、前記第2の分周器の出力と第3の分周器の出力との位相を比較する第2の位相比較器と、前記第2の位相比較器の出力が供給される第2のローパスフィルタと、前記第2のローパスフィルタの出力が供給され、前記メモリから前記第2の方式の信号として読み出すための、そしてこの信号をD/A変換するための第2のサンプリングクロックを生成する第2の電圧制御発振器と、前記第2の電圧制御発振器の出力を分周して前記第2の位相比較器に出力する分周比可変の前記第3の分周器と、前記第1の方式の垂直同期信号及び前記第1のサンプリングクロックが供給され、前記第1の方式のフレーム同期信号を生成する第1の同期信号生成手段と、前記第2のサンプリングクロックが供給され、前記複数個のモニタに前記第2の方式による映像を表示させるための水平同期信号及び垂直同期信号を生成する第2の同期信号生成手段とより構成され、前記第2の方式のフィールド周波数を前記第1の方式のフィールド周波数に一致させると共に、前記第1の方式のフレーム同期信号を前記第2の同期信号生成手段に供給することにより、前記第1の方式の垂直同期信号と前記第2の方式の垂直同期信号とを位相同期させてなることを特徴とするマルチダウンコンバータ用同期信号発生回路。