Pat

J-GLOBAL ID：200903069025495417

半導体装置の製造方法

Inventor： 尾崎 徹
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996239158
Publication number (International publication number)：1998093033
Application date： Sep. 10, 1996
Publication date： Apr. 10, 1998
Summary：

【要約】【課題】 配線側面に薄い絶縁膜を用いても、膜減り等による絶縁耐圧の劣化を防止することが可能な半導体装置の製造方法を提供する。【解決手段】 下部電極(図示せず)と上部電極29とのコンタクトとなる導電膜20を形成した後、導電膜20の表面に絶縁膜22を形成する。その後、ビット配線となる導電膜27aを形成する。その後、導電層20上に上部電極29を形成する。絶縁膜22形成後に導電膜27aを形成するので、絶縁膜22の膜減りを防止できる。

Claim (excerpt)：

半導体基板の主面側に形成された第1の導電膜上に第1の絶縁膜を形成する工程と、上記第1の絶縁膜を部分的に除去して第1の溝を形成し上記第1の導電膜を部分的に露出させる工程と、上記第1の溝に第2の導電膜を充填する工程と、上記第1の絶縁膜および第2の導電膜を部分的に除去して第2の溝を形成し、上記第1の絶縁膜および上記第2の導電膜を分割する工程と、上記第2の溝の表面に第2の絶縁膜を形成する工程と、上記第2の絶縁膜が形成された上記第2の溝に、上記第1の溝に充填された第2の導電膜の上面より低い位置になるように第3の導電膜を埋め込む工程と、上記第2の溝に埋め込まれた第3の導電膜上に第3の絶縁膜を形成する工程と、上記第3の絶縁膜を上記第2の溝に埋め込み、上記分割された第2の導電膜の上面を露出させる工程と、前記露出した第2の導電膜上に第4の導電膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/768

FI (2)：

H01L 27/10 621 B ,  H01L 21/90 B