Pat

J-GLOBAL ID：200903069042903650

半導体装置の製造方法

Inventor： 芳賀 泰
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992167848
Publication number (International publication number)：1994013346
Application date： Jun. 25, 1992
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】反応性を用いないスパッタエッチングにおいて、微細化を妨げることなく被エッチング膜のレジスト側壁への再付着による側壁析出膜のないエッチング形状を得る。【構成】反応性を用いないスパッタエッチングにおいて、被エッチング膜上に形成された段差の内側にマスク材としてのフォトレジスト層を形成してエッチングする工程と、前記フォトレジストを露光現像後、180〜200°Cの温度でベークする工程と、反応性を用いないスパッタエッチング工程とを含むことを特徴とする半導体装置の製造方法。

Claim (excerpt)：

反応性を用いないスパッタエッチングにおいて、被エッチング膜上に形成された段差の内側にマスク材としてのフォトレジスト層を形成してエッチングする工程と、前記フォトレジストを露光現像後、180〜200°Cの温度でベークする工程と、反応性を用いないスパッタエッチング工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/302 ,  H01L 27/04 ,  H01L 27/108