Pat

J-GLOBAL ID：200903069072356956

半導体記憶装置とその製造方法

Inventor： 石井 智之 ,  矢野 和男 ,  峰 利之
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1996018623
Publication number (International publication number)：1997213822
Application date： Feb. 05, 1996
Publication date： Aug. 15, 1997
Summary：

【要約】【課題】本発明の目的は、小面積で高集積化に適した、半導体記憶素子及び半導体記憶装置を提供することである。【解決手段】ソース領域、ドレイン領域を上下に設け、チャネルを上下方向に走らせることにより、小さい面積で作製可能とする。又は、ゲート電極を積層状に設け、側面にチャネルを設けることで小さい面積で作製可能とする。【効果】本発明により高集積、低消費電力の記憶装置が実現でき、システムの低消費電力化、小型化に顕著な効果がある。

Claim (excerpt)：

ソ-ス、ドレイン領域を有し該ドレイン領域は、絶縁膜を介してソ-ス領域の上あるいは下に設けられ、該ソ-ス領域は、チャネル領域を介してドレイン領域と接続され、該チャネル領域は、ゲ-ト絶縁膜を介してゲ-ト電極と接続され、チャネル領域近傍にキャリア閉じ込め領域を有し、上記キャリア閉じ込め領域にキャリアを保持することにより半導体素子のしきい電圧を変化させることで記憶を行なうことを特徴とする半導体記憶素子。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (3)

• 薄膜トランジスタ
  Gazette classification：公開公報   Application number：特願平5-298772   Applicant：富士通株式会社
• 特開平3-084964
  
• 特開平3-006856