Pat

J-GLOBAL ID：200903069304664431

半導体素子の実装方法

Inventor： 大江 聡
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992063828
Publication number (International publication number)：1993267394
Application date： Mar. 19, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】 本発明は、高さに一定のばらつきがあるバンプでも確実に電極端子と接続できる半導体素子の実装方法を提供することを目的とする。【構成】 半導体素子(1)を実装基板(3)に押し付けて、バンプ(2)を凹部(4)に挿入する。このため、半導体素子(1)上に形成されたバンプ(2)の高さにばらつきあっても、凹部(4)内に注入された導電性粒子(6)が圧縮されて、全てのバンプ(2)がそれぞれの凹部(4)に十分な深さまで挿入される。そして、バンプ(2)と電極端子(5)とが、導電性粒子(6)を介して電気的に接続される。

Claim (excerpt)：

半導体素子の表面に形成されたバンプを実装基板上の電極端子に直接接続して前記半導体素子を前記実装基板上に実装する方法において、前記実装基板の表面には、底部に電極端子を有していて前記バンプを受容する凹部が形成されており、前記凹部に弾力性のある導電性粒子と接着剤を注入した後に、前記半導体素子を前記実装基板に押し付けて、前記バンプを前記凹部に挿入した状態で、前記凹部内の接着剤を固化させることを特徴とする半導体素子の実装方法。

IPC (2)：

H01L 21/60 311 ,  H01L 21/321