Pat

J-GLOBAL ID：200903069320923501

ヘテロエピタキシャルウェハ上のデバイスチップ製造方法

Inventor： 森谷 明弘 ,  藍郷 崇
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 八田 幹雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996337831
Publication number (International publication number)：1998177974
Application date： Dec. 18, 1996
Publication date： Jun. 30, 1998
Summary：

【要約】【課題】 GaAs/Siウェハに限らず、ヘテロエピタキシャルウェハ上に発熱の大きい半導体デバイスを製造しウェハ裏面を研削し放熱性の優れたチップに分割しようとするとき生じる、ウェハの反り、しわの発生を防止せんとするものである。【解決手段】 ヘテロエピタキシャルウェハ上に碁盤の目状に多数のデバイス3を製造しデバイスチップに分割する方法において、ウェハ表面から碁盤の目状チップ間にエピ層2厚さ以上、最終デバイス厚さ以下の切れ目6を入れたのち、裏面を最終デバイス厚さまで研削し、チップに分割する。

Claim (excerpt)：

ヘテロエピタキシャルウェハ上に碁盤の目状に多数のデバイスを製造しデバイスチップに分割する方法において、ウェハ表面から碁盤の目状チップ間にエピ層厚さ以上、最終デバイス厚さ以下の切れ目を入れたのち、裏面を最終デバイス厚さまで研削し、チップに分割することを特徴とするヘテロエピタキシャルウェハ上のデバイスチップ製造方法。

IPC (4)：

H01L 21/301 ,  H01L 21/02 ,  H01L 21/304 321 ,  H01L 33/00

FI (5)：

H01L 21/78 R ,  H01L 21/02 B ,  H01L 21/304 321 S ,  H01L 33/00 C ,  H01L 21/78 S