Pat

J-GLOBAL ID：200903069388153127

半導体記憶装置

Inventor： 山中 睦
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992017671
Publication number (International publication number)：1993217365
Application date： Feb. 03, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 ダイナミックRAMのアクセスタイムおよびサイクルタイムを短縮することである。【構成】 2組のデータバスDBa,DBb、2つのイコライズ回路14a,14bおよび2つの増幅回路15a,15bが設けられる。選択信号発生回路18は、データバスDBa,DBbを交互に選択するための選択信号Sa,Sbを発生する。データバスDBaが選択されたときには、イコライズ回路14bが活性化され、増幅回路15aが活性化される。データバスDBbが選択されたときには、イコライズ回路14aが活性化され、増幅回路15bが活性化される。

Claim (excerpt)：

データを記憶するメモリ手段と、前記メモリ手段から読出されたデータを伝達する第1のデータバスと、前記メモリ手段から読出されたデータを伝達する第2のデータバスと、前記第1および第2のデータバスを交互に選択するデータバス選択手段と、前記データバス選択手段により選択されたデータバスを前記メモリ手段に接続する接続手段と、前記第1のデータバスを所定の電位に設定する第1の電位設定手段と、前記第2のデータバスを所定の電位に設定する第2の電位設定手段と、前記第1のデータバス上のデータを増幅する第1の増幅手段と、前記第2のデータバス上のデータを増幅する第2の増幅手段と、前記データバス選択手段により前記第1のデータバスが選択されたときに前記第2の電位設定手段および前記第1の増幅手段を活性化し、前記データバス選択手段により前記第2のデータバスが選択されたときに前記第1の電位設定手段および前記第2の増幅手段を活性化する活性化手段とを備えた、半導体記憶装置。