Pat

J-GLOBAL ID：200903069408736477

薄膜トランジスタ基板およびその製造方法

Inventor： 福井 洋文 ,  関 斎 ,  宮崎 正徳 ,  佐々木 真 ,  笠間 泰彦 ,  大見 忠弘
Applicant, Patent owner： アルプス電気株式会社
Gazette classification：公開公報
Application number (International application number)：1993311365
Publication number (International publication number)：1995147410
Application date： Nov. 16, 1993
Publication date： Jun. 06, 1995
Summary：

【要約】 (修正有)【目的】 ゲート端子の高密度化に対応可能な薄膜トランジスタ基板とその製造方法を提供する。【構成】 基板11上に、ゲート電極12、ゲート絶縁膜13、半導体能動膜14、及びソース電極16並びにドレイン電極17が前記基板上に順次形成された逆スタガ構造の薄膜トランジスタと、走査信号を前記ゲート電極に送るためのゲート端子18及びゲート配線21と、データ信号を前記ソース電極に送るためのソース端子19及びソース配線22と、が形成された薄膜トランジスタ基板において、前記ゲート端子は、前記ゲート絶縁膜の上側に形成され、前記ゲート絶縁膜に形成されたコンタクトホールを介して前記ゲート配線と電気的に接続されていることを特徴とする。また、前記薄膜トランジスタ基板の製造方法であって、前記ゲート端子を構成する導電体は、前記ゲート絶縁膜成膜後に形成されることを特徴とする。

Claim (excerpt)：

基板上に、ゲート電極、ゲート絶縁膜、半導体能動膜、及びソース電極並びにドレイン電極が前記基板上に順次形成された逆スタガ構造の薄膜トランジスタと、走査信号を前記ゲート電極に送るためのゲート端子及びゲート配線と、データ信号を前記ソース電極に送るためのソース端子及びソース配線と、が形成された薄膜トランジスタ基板において、前記ゲート端子は、前記ゲート絶縁膜の上側に形成され、前記ゲート絶縁膜に形成されたコンタクトホールを介して前記ゲート配線と電気的に接続されていることを特徴とする薄膜トランジスタ基板。

IPC (2)：

H01L 29/786 ,  G02F 1/136 500

Patent cited by the Patent：

Cited by examiner (1)

• 液晶表示装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平4-317544   Applicant：三洋電機株式会社