Pat
J-GLOBAL ID：200903069438685389
同期型半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993191310
Publication number (International publication number)：1995045068
Application date： Aug. 02, 1993
Publication date： Feb. 14, 1995
Summary：
【要約】【目的】 設定されたレイテンシにかかわらず高速でシリアルにデータを出力することのできる同期型半導体記憶装置を提供する。【構成】 クロック発生回路1は、外部クロックに同期する第1の内部クロック(CLK1)とレイテンシが1のときのデータ読出時に外部クロックと非同期的に発生されるクロックを含む第2の内部クロック(CLK2)とを発生する。第2の内部クロックCLK2は、データ読出時にレイテンシが1であれば、リードコマンドが与えられたときのクロックサイクルにおいて1つ余分のクロックを含む。これによりデータ読出部へのデータの先読みを実現する。
Claim (excerpt)：
クロック信号に同期して、アドレス信号、制御信号および入力データを含む外部信号を取込む同期型半導体記憶装置であって、データ読出指示が与えられてから有効データが出力されるまでのクロックサイクル数を規定するレイテンシを設定するためのレイテンシ設定手段、前記クロック信号に同期した内部クロック信号を発生する第1のクロック発生手段、前記クロック信号と非同期のクロックを含む内部クロック信号を発生するための第2のクロック発生手段、および前記レイテンシ設定手段に設定されたレイテンシ情報に従って、前記第1および第2のクロック発生手段からの内部クロック信号の一方を活性化するためのゲート手段を備える、同期型半導体記憶装置。
FI (2)：
G11C 11/34 362 C
, G11C 11/34 362 Z
