Pat

J-GLOBAL ID：200903069480403601

LSI配置方法

Inventor： 崎山 史朗 ,  木下 雅善 ,  梶原 準 ,  山本 裕雄 ,  里見 勝治
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 池内 寛幸 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999079927
Publication number (International publication number)：2000277618
Application date： Mar. 24, 1999
Publication date： Oct. 06, 2000
Summary：

【要約】【課題】 標準セル方式のLSI設計において、十分な電源ノイズ抑制効果を有し、十分な電源安定化の実現が可能なLSI配置方法を提供する。【解決手段】 標準セルの自動配置配線によるLSI設計において、電源容量セルを標準セルの一つとして備え、電源容量セルについて、標準セルの一つである各ロジックゲートセルの駆動負荷容量値に応じて容量値を定め、各ロジックゲートセルの近傍に配置する。

Claim (excerpt)：

標準セルの自動配置配線によるLSI設計において、電源容量セルを前記標準セルの一つとして備え、前記電源容量セルについて、前記標準セルの一つである各ロジックゲートセルの駆動負荷容量値に応じて容量値を定め、前記各ロジックゲートセルの近傍に配置することを特徴としたLSI配置方法。

IPC (4)：

H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (3)：

H01L 21/82 B ,  G06F 15/60 658 V ,  H01L 27/04 A

F-Term (28)：

5B046AA08 ,  5B046BA05 ,  5F038AV06 ,  5F038BH03 ,  5F038BH19 ,  5F038CA03 ,  5F038CA05 ,  5F038CA07 ,  5F038CD02 ,  5F038CD06 ,  5F038CD14 ,  5F038DF11 ,  5F038DF14 ,  5F038EZ08 ,  5F038EZ20 ,  5F064AA04 ,  5F064BB02 ,  5F064BB19 ,  5F064BB37 ,  5F064CC12 ,  5F064CC23 ,  5F064DD10 ,  5F064DD14 ,  5F064EE43 ,  5F064EE44 ,  5F064EE45 ,  5F064EE52 ,  5F064EE54

Patent cited by the Patent：

Cited by examiner (2)

• セルベース設計半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平5-251272   Applicant：日本電気株式会社
• 半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平5-272035   Applicant：株式会社東芝