Pat
J-GLOBAL ID：200903069531000213
半導体装置及びリードフレーム
Inventor：
Applicant, Patent owner：
Agent (1)：
筒井 大和
Gazette classification：公開公報
Application number (International application number)：1994001046
Publication number (International publication number)：1995202097
Application date： Jan. 11, 1994
Publication date： Aug. 04, 1995
Summary：
【要約】【目的】 半導体装置にあって、大電流を扱う半導体素子に接続されるボンディングワイヤ部での抵抗成分を低減できるようにする。【構成】 平行に配設されたリード電極1,2,3を有するリードフレームのペレット搭載部4に半導体ペレット5が搭載され、この半導体ペレット5の表面電極とリード電極1,3との間をボンディングワイヤ8,9で接続する半導体装置であって、リード電極1,3の各々を半導体ペレット5の側部位置まで延伸させ、リード電極1,3に対し最短距離で複数のボンディングワイヤ8,9を並列接続し、ボンディングワイヤにおける抵抗分を低減する。
Claim (excerpt)：
平行に配設された複数のリード電極を有するリードフレームの主面に少なくとも1つの半導体ペレットが搭載され、この半導体ペレットの表面電極とペレット搭載部に連結されないリード電極との間をボンディングワイヤで接続する半導体装置であって、前記表面電極にボンディングワイヤで接続されるリード電極の少なくとも1本を前記ペレット搭載部に平行するように延伸させ、このリード電極に対し最短距離で複数のボンディングワイヤを並列接続することを特徴とする半導体装置。
IPC (2)：
H01L 23/48
, H01L 21/60 301
