Pat

J-GLOBAL ID：200903069546398477

半導体記憶装置

Inventor： 三木 浩史 ,  鳥居 和功 ,  藤崎 芳久
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997196157
Publication number (International publication number)：1999040773
Application date： Jul. 22, 1997
Publication date： Feb. 12, 1999
Summary：

【要約】 (修正有)【課題】鉛又はビスマスを含む材料をキャパシタの誘電体膜に用いた場合にキャパシタ加工に伴って生じる面積増加を抑えることが可能な新規の半導体記憶装置を提供すること。【解決手段】下部電極103をセル毎に分離して形成してから当該電極の間を絶縁体膜102で埋め、その後、鉛及びビスマスの少なくとも一方を含む材料からなる誘電体膜104を複数のセルに亘って連続して形成し、当該誘電体膜の上を上部電極105で覆う。絶縁体膜102の材料として前記誘電体膜を構成する元素の内の四価以上の原子価を持つ金属元素の酸化物を用いる。【効果】メモリセルを相互に分離するための領域を小さくすることができるので集積度を高めることができる。

Claim (excerpt)：

トランジスタを含む素子層の上にメモリセル毎に分離して形成された下部電極と、当該下部電極の上面を露出して当該下部電極を埋め込んでいる絶縁体膜と、下部電極及び絶縁体膜の双方の上に複数のメモリセルに亘って連続して形成された誘電体膜と、当該誘電体膜の上に形成された上部電極とによって構成される複数のキャパシタを有し、前記誘電体膜は、鉛及びビスマスからなる群から選ばれた少なくとも一つの元素を含有しており、更に、前記絶縁体膜は、前記誘電体膜を構成する元素の内の四価以上の原子価を持つ金属元素の酸化物であることを特徴とする半導体記憶装置。

IPC (5)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451

FI (3)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/04 C