Pat

J-GLOBAL ID：200903069605001489

半導体装置の製造方法

Inventor： 出口 雄一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1996256258
Publication number (International publication number)：1998107111
Application date： Sep. 27, 1996
Publication date： Apr. 24, 1998
Summary：

【要約】【課題】 本発明はASICのような少量多品種デバイスの過不足のない適正な生産数量を確保する方法に関する。【解決手段】 ウェーハ仕込み決定において、ウェーハプロセスの各途中工程において早期の歩留りシミュレーションを行い、不足が予想される場合には、各工程において随時追加ロットの仕込み指定(リカバリー)を早急に実施する。

Claim (excerpt)：

ウェーハプロセスの各途中工程毎に各々のウェーハロットの歩留りシミュレーションを行い、該ウェーハロットに歩留り不足が予想される場合には、該途中工程において随時追加ロットの仕込みを行うことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/66 ,  H01L 21/00

FI (3)：

H01L 21/66 Z ,  H01L 21/66 A ,  H01L 21/00

Patent cited by the Patent：

Cited by examiner (1)

• 製造ライン監視システム並びに製造ライン
  Gazette classification：公開公報   Application number：特願平5-016239   Applicant：株式会社日立製作所