Pat

J-GLOBAL ID：200903069760757638

CMOSイメージセンサの暗電流補正方法

Inventor： キット・エム・チャム ,  シャン-イ・チャン ,  スネトラ・ケイ・メンディス ,  ウィリアム・エル・ポスト
Applicant, Patent owner： ヒューレット・パッカード・カンパニー
Agent (1)： 古谷 馨 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998226834
Publication number (International publication number)：1999126894
Application date： Aug. 11, 1998
Publication date： May. 11, 1999
Summary：

【要約】【課題】 CMOS感光半導体素子アレイの応答をサンプリングすることによって形成される電子的サンプルイメージに関する暗電流エラーを最小限に抑える方法を提供する。【解決手段】 感光画素セルのアレイを光イメージにさらし;感光画素セルのアレイ内における各感光画素セルによって蓄積された電荷をサンプリングし;感光画素セルのアレイ内における各暗画素によって蓄積された電荷をサンプリングし;各暗画素毎に、暗画素のサンプルイメージ暗電流から暗電流比を計算し;暗画素の暗電流比から感光画素セルのアレイの各感光画素セルの暗電流を計算し;さらに各感光画素セルのサンプルイメージ電流値から各感光画素セルの計算された暗電流を減ずる方法である。

Claim (excerpt)：

感光画素セルのアレイ内における各感光画素セルの出力応答の光イメージ電子サンプルにおける暗電流エラーを補正する方法であって、該感光画素セルのアレイが複数の点在する暗画素を含み、該方法が:感光画素セルのアレイを光イメージにさらすこと(61);各感光画素セル毎にサンプルイメージ電流値を発生する感光画素セルのアレイ内における各感光画素セルによって蓄積された電荷をサンプリングすること(63);各暗画素毎にサンプルイメージ暗電流値を発生する感光画素セルのアレイ内における各暗画素によって蓄積された電荷をサンプリングすること(65);各暗画素毎に、暗画素のサンプルイメージ暗電流から暗電流比を計算すること(67);暗画素の暗電流比から感光画素セルのアレイの各感光画素セルの暗電流を計算すること(71);さらに各感光画素セルのサンプルイメージ電流値から各感光画素セルの計算された暗電流を減ずること(73)を含む、ことを特徴とする方法。

IPC (2)：

H01L 27/146 ,  H04N 5/335

FI (2)：

H01L 27/14 A ,  H04N 5/335 R

Patent cited by the Patent：

Cited by examiner (2)

• 2次元イメ-ジセンサ及び画素信号の補間方法
  Gazette classification：公開公報   Application number：特願平5-253667   Applicant：富士ゼロックス株式会社
• 特開昭63-114253