Pat

J-GLOBAL ID：200903069783527869

半導体記憶装置

Inventor： 佐伯 亮 ,  柴 久恵 ,  永井 清
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 玉村 静世
Gazette classification：公開公報
Application number (International application number)：1991181727
Publication number (International publication number)：1993002892
Application date： Jun. 26, 1991
Publication date： Jan. 08, 1993
Summary：

【要約】【目的】 本発明の目的は、半導体記憶装置における電力消費量や動作速度といった特性の変更を、製造時のマスクパターンを変更することなく、比較的簡単に行うことができるようにすることである。【構成】 チップセレクト信号CS*に基づいて内部回路を活性化した非活性化したりするための制御回路TCONTに、アドレスバッファABUFなどの特定の内部回路に供給すべき活性化制御信号φ1を前記チップセレクト信号CS*とは無関係に活性化レベルに強制するためのレベル強制回路を設ける。このレベル強制回路はCMOSトランスファゲートTG1及びMOSFETQn3から構成され、このレベル強制回路に対する動作状態の指示をヒューズプログラム回路FPGMから与える。ヒューズプログラム回路に含まれるヒューズFUSEの非切断状態においてアドレスバッファABUFは常時活性化される。

Claim (excerpt)：

半導体記憶装置の動作選択のために供給される第1制御信号に基づいて内部回路を活性化制御信号で活性化又は非活性化制御して、アドレス信号に応ずるメモリセルをメモリセルアレイから選択し、選択されたメモリセルのデータを増幅して出力する半導体記憶装置において、特定の内部回路に供給すべき活性化制御信号を前記第1制御信号とは無関係に活性化レベルに強制するためのレベル強制回路と、このレベル強制回路に対するレベル強制動作の可否を指示する指示手段と、を設けて成るものであることを特徴とする半導体記憶装置。