Pat
J-GLOBAL ID：200903069783895361
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998345630
Publication number (International publication number)：1999233618
Application date： Dec. 04, 1998
Publication date： Aug. 27, 1999
Summary：
【要約】【課題】絶縁膜からなる第1の膜にコンタクト孔のような第1の開口部分とそれより幅の広いトレンチのような第2の開口部分を、リソグラフ処理に悪影響を与えないように形成する。【解決手段】第2の絶縁膜13にコンタクト孔17を形成し、第2の絶縁膜13上に流動可能な酸化膜18を形成して流動化によりコンタクト孔17を充填し、第2の膜13上にARC膜及びレジスト膜を形成し、レジスト膜をマスクとして第2の絶縁膜13及びARC膜がほぼ同じ速度でエッチングされる条件のエッチングプロセスによって第2の絶縁膜13及びARC膜をエッチングしてトレンチを形成する。
Claim (excerpt)：
絶縁膜からなる第1の膜に第1の開口部を形成し、上記第1の膜の上部に第2の膜を形成して上記第1の開口部を充填し、上記第2の膜上にマスク層を形成し、上記マスク層をマスクとして使用して上記第1及び第2の膜がほぼ同じ速度でエッチングされる条件の第1のエッチングプロセスによって上記第1の膜及び第2の膜をエッチングして上記第1の膜に第2の開口部を形成し、上記第1の開口部において上記第2の膜が上記第1の膜よりも速い速度でエッチングされる条件の第2のエッチングプロセスによって上記第2の膜の残りの部分をエッチング除去することを特徴とする半導体装置の製造方法。
IPC (2)：
FI (2)：
H01L 21/76 L
, H01L 21/90 A
