Pat

J-GLOBAL ID：200903069792840308

検証支援システム

Inventor： 夏井 聡 ,  池田 哲
Applicant, Patent owner： 横河電機株式会社
Gazette classification：公開公報
Application number (International application number)：2000268615
Publication number (International publication number)：2001209556
Application date： Sep. 05, 2000
Publication date： Aug. 03, 2001
Summary：

【要約】【課題】 FPGAエミュレータの高速性を生かしながら、ハードウェアとソフトウェアの協調検証を可能にした検証支援システムを実現する。【解決手段】 プロセッサを含む対象論理回路の検証をFPGAエミュレータ上で実行する検証支援システムにおいて、FPGAエミュレータにあるFPGAに、プロセッサに依存する検証用論理を回路記述でマッピングした。

Claim (excerpt)：

プロセッサを含む対象論理回路の検証をFPGAエミュレータ上で実行する検証支援システムにおいて、前記FPGAエミュレータにあるFPGAに、プロセッサに依存する検証用論理を回路記述でマッピングしたことを特徴とする検証支援システム。

IPC (7)：

G06F 11/22 340 ,  G01R 31/28 ,  G06F 11/25 ,  G06F 11/28 315 ,  G06F 11/28 320 ,  G06F 17/50 664 ,  G06F 17/50

FI (7)：

G06F 11/22 340 A ,  G06F 11/28 315 A ,  G06F 11/28 320 A ,  G06F 17/50 664 P ,  G06F 17/50 664 A ,  G01R 31/28 F ,  G06F 11/26 310

F-Term (16)：

2G032AA01 ,  2G032AC08 ,  2G032AE12 ,  2G032AL00 ,  5B042GA13 ,  5B042HH01 ,  5B042HH25 ,  5B042KK02 ,  5B042LA09 ,  5B046AA08 ,  5B046BA03 ,  5B046JA04 ,  5B048AA20 ,  5B048BB02 ,  5B048DD01 ,  5B048DD15