Pat

J-GLOBAL ID：200903069805789080

雑音低減装置

Inventor： 佐々木 徹 ,  水内 崇行 ,  行徳 薫 ,  秋葉 育江
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994026539
Publication number (International publication number)：1995236192
Application date： Feb. 24, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【構成】 適応フィルタ回路7は参照入力用マイクロホン6からの信号を適応的に制御する。遅延回路2は主要入力用マイクロホン1の出力を遅延させる。歪補正フィルタ回路3は、主要入力用マイクロホン1と減算回路4との間に挿入され、参照入力用マイクロホン6が収音した参照入力に希望信号が洩れ込むことにより生ずる歪を補正する。減算回路4は歪補正フィルタ回路3の出力から適応フィルタ回路7の出力を減算する。【効果】 参照入力に希望信号が混入しても、雑音キャンセル率の低下を防ぎ、かつ、歪を補正して高品質の希望信号を出力させる。

Claim (excerpt)：

希望信号を含む主要入力を入力する主要入力手段と、参照入力を入力する参照入力手段と、上記参照入力手段からの信号を適応的に制御する適応フィルタ処理手段と、上記主要入力手段の出力から上記適応フィルタ処理手段の出力を減算処理する減算処理手段とを有する雑音低減装置において、上記参照入力に上記希望信号が洩れ込むことにより生ずる歪を補正する歪補正手段を上記主要入力手段と出力端子との間に挿入することを特徴とする雑音低減装置。

IPC (4)：

H04R 3/00 310 ,  G10K 11/178 ,  G10L 3/02 301 ,  H03H 21/00