Pat
J-GLOBAL ID：200903069863302264
半導体メモリ装置
Inventor：
Applicant, Patent owner：
Agent (1)：
船橋 国則
Gazette classification：公開公報
Application number (International application number)：1992197708
Publication number (International publication number)：1994021400
Application date： Jun. 30, 1992
Publication date： Jan. 28, 1994
Summary：
【要約】【目的】 本発明は、SOI基板に形成した半導体メモリ装置のアクセストランジスタをPMOSトランジスタで構成することにより、寄生バイポーラトランジスタの動作を抑えて、データ保持特性やソフトエラー耐性等の向上を図る。【構成】 SOI基板11のシリコン層をN形のシリコン層13で形成し、その上に電極(例えばゲート電極15)を形成し、ゲート電極15の両側のN形のシリコン層13にP形の拡散層領域16,17を形成してなる、電荷を蓄積してデータを記憶する半導体メモリ装置(例えばダイナミックRAMのメモリセル1)である。あるいは、N形のシリコン層(図示せず)にアクセストランジスタ(図示せず)のチャネル形成領域を形成するとともに、アクセストランジスタのソース・ドレイン拡散層領域をP形の拡散層領域(図示せず)で形成したスタティックRAMのメモリセルである。
Claim (excerpt)：
SOI基板のシリコン層上に形成した電極と、当該電極の両側の当該シリコン層に形成した拡散層領域の一方側とに電荷を蓄積するすることでデータを保持する半導体メモリ装置において、前記シリコン層をN形のシリコン層で形成するとともに、前記各拡散層領域をP形の拡散層領域で形成したことを特徴とする半導体メモリ装置。
IPC (3)：
H01L 27/11
, H01L 27/108
, H01L 27/12
H01L 27/10 381
, H01L 27/10 325 G
Cited by examiner (8)
Show all
Return to Previous Page
