Pat
J-GLOBAL ID：200903069927259481
半導体集積回路装置の試験装置及び試験方法
Inventor：
Applicant, Patent owner：
Agent (1)：
加藤 朝道
Gazette classification：公開公報
Application number (International application number)：1995338193
Publication number (International publication number)：1997152464
Application date： Nov. 30, 1995
Publication date： Jun. 10, 1997
Summary：
【要約】【課題】バイナリサーチ機能において、同時並列測定時でも各被試験デバイス(DUT)の値をサーチできるICテスタの提供。【解決手段】各DUTのバイナリサーチにおけるテスト結果を格納するレジスタと、直前のテスト結果パス及びフェイル時サーチで設定した値と格納するレジスタと、を、同時測定するDUTの数分備え、複数のDUTに対してパス/フェイル境界値を求めるバイナリサーチテストを、複数のDUT間でパス/フェイル結果が相違するか又は所定の分解能に達するまで並列に行い、複数のDUT間でパス/フェイル結果が相違した際に継続してDUTのそれぞれについて所定の分解能に達するまでバイナリサーチテストを個別に行う。
Claim (excerpt)：
被試験半導体集積回路装置に対して所定のサーチ範囲から開始してパス/フェイルの境界を画する値をバイナリサーチ法に基づき反復的にテストして求める手段を備えると共に、複数の被試験半導体集積回路装置を並列測定モードでテストする手段を具備してなる半導体集積回路装置の試験装置において、パス及びフェイル時にサーチで設定した値を格納するレジスタを並列測定対象の前記被試験半導体集積回路装置の数に対応して備え、前記複数の被試験半導体集積回路装置に対して並列してバイナリサーチを行い、この並列型バイナリサーチにおいて、前記複数の被試験半導体集積回路装置の間で互いに相違するパス/フェイル結果が発生した場合には、個々の被試験半導体集積回路装置に対してバイナリサーチを逐次的に行い各被試験半導体集積回路装置のパス/フェイル境界値を個別に求めるように制御することを特徴とする半導体集積回路装置の試験装置。
IPC (2)：
FI (2)：
G01R 31/26 G
, G01R 31/28 H
