Pat

J-GLOBAL ID：200903069967161670

半導体素子搭載用パッケージの製造方法

Inventor： 大越 時夫
Applicant, Patent owner： 株式会社トクヤマ
Gazette classification：公開公報
Application number (International application number)：1996218798
Publication number (International publication number)：1998065047
Application date： Aug. 20, 1996
Publication date： Mar. 06, 1998
Summary：

【要約】【課題】接着剤のはみ出しがない半導体搭載用パッケージの製造方法を得る。【解決手段】接合前の基材または導電層に形成すべき接着剤の厚みよりも低い堰を接着剤の周縁部に設け、且つ、堰で囲まれた全領域のうち、接着剤を形成させる領域の面積をSaとし、接着剤と堰との間の接着剤を形成させない領域の面積をSeとしたとき、下記式0.01≦Se/Sa≦1を満足するように接着剤を形成する。

Claim (excerpt)：

基材と導電層とを接着剤を介して接合して積層する半導体素子搭載用パッケージの製造方法において、接合前の基材または導電層に形成すべき接着剤の厚みよりも低い堰を接着剤の周縁部に設け、且つ、接着剤を形成させる領域の面積をSaとし、接着剤と堰との間の接着剤を形成させない領域の面積をSeとしたとき、下記式0.01≦Se/Sa≦1を満足するように接着剤を形成することを特徴とする半導体素子搭載用パッケージの製造方法。

IPC (2)：

H01L 23/12 ,  H01L 23/28

FI (2)：

H01L 23/12 N ,  H01L 23/28 C