Pat

J-GLOBAL ID：200903069993156987

半導体装置の製造方法

Inventor： 山崎 孝二
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992017389
Publication number (International publication number)：1993217940
Application date： Feb. 03, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】コンタクト孔内にアルミニウム膜をリフローして埋込み形成する電極配線と拡散層との反応を防止する。【構成】酸化シリコン膜3に設けたコンタクト孔4を含む表面にCVD法によりチタンタングステン膜5及びタングステン膜6を順次堆積した後、基板温度をアルミニウムの融点近くに設定した状態でスパッタ法によりアルミニウム合金膜7を堆積し且つリフローさせてコンタクト孔4内に充填し埋込む。

Claim (excerpt)：

一導電型半導体基板の一主面に選択的に設けた逆導電型拡散層を含む表面に絶縁膜を設け前記絶縁膜を選択的に開孔してコンタクト孔を設ける工程と、前記コンタクト孔を含む表面にCVD法によりバリアメタル膜を形成する工程と、前記バリアメタル膜の上にアルミニウム又はアルミニウム合金膜を堆積してリフローさせ前記コンタクト孔内を充填して埋込む工程と、前記アルミニウム膜又はアルミニウム合金膜及びバリアメタル膜を選択的に順次エッチングして前記拡散層と電気的に接続する電極配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 21/90