Pat
J-GLOBAL ID：200903069994298360
二重接合構造を持つ半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
長谷 照一 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997157182
Publication number (International publication number)：1998065169
Application date： Jun. 13, 1997
Publication date： Mar. 06, 1998
Summary：
【要約】【課題】 MOSFETにおいてソースおよびドレインで発生するホットキャリア効果および接合漏洩を防止する。【解決手段】 半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、そのゲート電極部分の一方の側に、半導体基板上に第1の導電型の第1不純物注入領域とその第1不純物注入領域の下部に第1不純物注入領域より不純物濃度が低い第2の導電型の第2不純物注入領域とで二重接合をなしてソース領域を形成し、ゲート電極部分の他方の側に、半導体基板上に第2の導電型の第3不純物注入領域とその第3不純物注入領域の下部に第3不純物注入領域より不純物濃度が高い第2の導電型の第4不純物注入領域とで二重接合をなしてドレイン領域を形成し、多数キャリアが第1不純物注入領域から第4不純物注入領域へ移動する構造とする。FETの高電界領域と多数キャリアの移動経路が分離され、素子の信頼性が高まる。
Claim (excerpt)：
半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成されたゲート電極と、上記半導体基板上に形成される第1の導電型の第1不純物注入領域と上記第1不純物注入領域の下部に形成されて上記第1不純物注入領域より不純物濃度が低い第2の導電型の第2不純物注入領域とが二重接合をなすソース領域と、上記半導体基板上に形成される第2の導電型の第3不純物注入領域と上記第3不純物注入領域の下部に形成されて上記第3不純物注入領域より不純物濃度が高い第1の導電型の第4不純物注入領域とが二重接合をなすドレイン領域とを包含してなり、多数キャリアが上記第1不純物注入領域から上記第4不純物注入領域へ移動することを特徴とする二重接合構造を持つ半導体装置。
FI (2)：
H01L 29/78 301 X
, H01L 29/78 301 S
