Pat

J-GLOBAL ID：200903070047473580

半導体基板の製造方法およびこの半導体基板を用いた半導体装置

Inventor： 山縣 秀夫
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1996302608
Publication number (International publication number)：1998144694
Application date： Nov. 14, 1996
Publication date： May. 29, 1998
Summary：

【要約】【課題】 半導体基板面内で均一なIG作用を持つエピタキシャル層を持つ半導体基板の製造方法およびこのエピタキシャル層を持つ半導体基板に形成された半導体装置を提供する。【解決手段】 シラン系ガス、ドーパントとなる原子を含むドーパントガスおよび酸素ガスを用いた気相エピタキシャル結晶成長法により、半導体基板11上に第1のエピタキシャル層51を形成する工程と、シラン系ガス、ドーパントとなる原子を含むドーパントガスを用いた気相エピタキシャル結晶成長法により、第1のエピタキシャル層51上に第2のエピタキシャル層52を形成する工程と、第1のエピタキシャル層51内に、酸素原子の析出による析出核53を形成する工程とにより形成した、エピタキシャル半導体基板1に、複数のホトダイオード部45を搭載したバイポーラ型半導体装置30を作製する。

Claim (excerpt)：

エピタキシャル層を持つ半導体基板の製造方法において、シラン系ガス、ドーパントとなる原子を含むドーパントガスおよび酸素ガスを用いた気相エピタキシャル結晶成長法により、半導体基板上に第1のエピタキシャル層を形成する工程と、シラン系ガス、ドーパントとなる原子を含むドーパントガスを用いた気相エピタキシャル結晶成長法により、前記第1のエピタキシャル層上に第2のエピタキシャル層を形成する工程と、前記第1のエピタキシャル層内に、酸素原子の析出による析出核を形成する工程とを有することを特徴とするエピタキシャル層を持つ半導体基板の製造方法。

IPC (4)：

H01L 21/322 ,  H01L 21/08 ,  H01L 21/20 ,  H01L 21/205

FI (4)：

H01L 21/322 Y ,  H01L 21/08 ,  H01L 21/20 ,  H01L 21/205