Pat
J-GLOBAL ID：200903070104104324
半導体集積回路装置のパターン発生方法
Inventor：
Applicant, Patent owner：
Agent (1)：
有我 軍一郎
Gazette classification：公開公報
Application number (International application number)：1997062613
Publication number (International publication number)：1998256255
Application date： Mar. 17, 1997
Publication date： Sep. 25, 1998
Summary：
【要約】【課題】 微小なダミーパターンの発生を少なくし以てパターン抜けやパターン剥がれを抑制する。【解決手段】 ダミーパターンと正規のパターンとを合成する際に、正規のパターンに隣接するダミーパターンの中で、一辺の大きさが設計規則上の最小許容幅を満たさない微小なダミーパターンが存在している場合は、該微小なダミーパターンと正規のパターンの間を接続する。これによれば、正規のパターンに隣接する微細なダミーパターンは正規のパターンの一部になるため、少なくとも正規のパターンに隣接する微細なパターンがなくなり、パターン抜けやパターン剥がれが抑制される。
Claim (excerpt)：
正規のパターンのレイアウトデータを取込み、該パターンを適量拡大する第1工程と、前記第1工程で拡大されたパターンの反転パターンを発生して、該反転パターンをごく僅か拡大する第2工程と、前記第2工程で拡大された反転パターンに所定幅の格子状メッシュパターンを重ねて、メッシュパターンからはみ出した反転パターンをダミーパターンとする第3工程と、前記ダミーパターンと前記正規のパターンとを合成して、チップ又はレチクル露光用のパターンを作成する第4工程と、を含む半導体集積回路装置のパターン発生方法において、前記第4工程でダミーパターンと正規のパターンとを合成する際に、正規のパターンに隣接するダミーパターンの中で、一辺の大きさが設計規則上の最小許容幅を満たさない微小なダミーパターンが存在している場合は、該微小なダミーパターンと正規のパターンの間を接続することを特徴とする半導体集積回路装置のパターン発生方法。
IPC (2)：
FI (2)：
H01L 21/88 S
, G03F 1/08 T
