Pat
J-GLOBAL ID：200903070115361540
半導体装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
前田 実
Gazette classification：公開公報
Application number (International application number)：1997117956
Publication number (International publication number)：1998308498
Application date： May. 08, 1997
Publication date： Nov. 17, 1998
Summary：
【要約】【課題】 DRAMのメモリセルコンタクトの面積を大きくすることができるCsキャパシタ及びその製造方法を提供する。【解決手段】 電極4上にSi3N4膜5及びサイドウォール6を有し、選択性エッチングにより層間膜7、10を貫いて開孔部11が形成されている。Si3N4膜5、サイドウォール6はエッチングされずに残り、基板1が露出した開孔部11の面積は、その上部の開孔部12の面積より小さくなっている。
Claim (excerpt)：
半導体基板と、該半導体基板上に形成され、第1の方向に延在するゲート電極と、該ゲート電極上及びゲート電極側壁に形成され、絶縁性を有する第1の保護層と、該第1の保護層を含む前記半導体基板上に形成され、第1の保護層及び前記半導体基板に至る開口部を有し、エッチングの際、第1の保護層に対して選択性を有する層間絶縁層と、前記開口部内に形成されたキャパシタとを有することを特徴とする半導体装置。
IPC (2)：
H01L 27/108
, H01L 21/8242
