Pat

J-GLOBAL ID：200903070238499660

液晶表示装置の製造方法

Inventor： 渡辺 修治
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1993293686
Publication number (International publication number)：1995146487
Application date： Nov. 24, 1993
Publication date： Jun. 06, 1995
Summary：

【要約】【目的】液晶表示装置の製造方法に関し、小型化が図れ、液晶駆動用トランジスタの高速動作を可能にして解像度を高めること。【構成】絶縁層を挟んで支持層の上に単結晶の素子形成半導体層を有する基板、いわゆるSOI基板を用いて、その素子形成半導体層に表示部と駆動回路を形成した後に、それらの表示部、駆動回路部を保護膜で覆い、その保護膜側に支持基板を貼り合わせ、ついで、SOI基板の支持層を研磨等によって選択的に除去してから、そのSOI基板の絶縁層を透明基板に貼り合わせ、この後に保護膜と支持基板を除去し、ついで、素子形成半導体層上に形成したバンプと実装プリントボードのバンプとを互いに接続することを含む。

Claim (excerpt)：

支持層(11)の上に絶縁層(12)を挟んで単結晶の素子形成半導体層(13)を有する第一の基板(10)を用意する工程と、前記素子形成半導体層(13)に液晶表示セルの表示部(14)と駆動回路部(15)を形成する工程と、前記表示部(14)と前記駆動回路部(15)を覆う絶縁性の保護膜(18)を前記支持層(13)の上に形成する工程と、前記保護膜(18)を支持基板(20)に貼り付ける工程と、前記第一の基板(10)の前記支持層(20)を選択的に除去し、前記絶縁層(12)を露出する工程と、接着剤(22)を使用して前記絶縁層(12)に絶縁性の第一の透明基板(21)を貼り合わせる工程と、前記支持基板(20)を前記保護膜(18)から剥離する工程と、前記第一の透明基板(21)のうち前記素子形成半導体層(13)を有しない側の面に、前記駆動回路部(15)への光の入射を遮る遮光部(23)を形成する工程と、前記保護膜(18)を前記素子形成半導体層(13)から除去する工程と、前記素子形成半導体層(13)の上にシール(25)を形成して前記表示部(14)を囲んだ後に、該シール(25)の上に第二の透明基板(27)を載置し、該第二の透明基板(27)と前記素子形成半導体層(13)の間に液晶(26)を封入する工程とを有することを特徴とする液晶表示装置の製造方法。

IPC (3)：

G02F 1/136 500 ,  H01L 27/12 ,  H01L 29/786