Pat

J-GLOBAL ID：200903070264033601

半導体装置及びその製造方法

Inventor： 溝口 哲朗 ,  小林 秀男 ,  河上 澄夫 ,  八尾 勉
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993160874
Publication number (International publication number)：1995142713
Application date： Jun. 30, 1993
Publication date： Jun. 02, 1995
Summary：

【要約】【目的】電界制限リングを有する半導体装置の長期使用による阻止電圧の低下を小さくする構造を提供する。【構成】電界制限リングとして機能するp型層16を半導体基体の表面から隔離した構造とする。【効果】電界制限リングを半導体基体の表面から隔離することにより、半導体基体の外部に発生した電荷により、基体表面のキャリア分布が変化しても、電界制限リングの作用は殆ど影響を受けなくなる。その結果、耐圧低下が非常に小さくなる。

Claim (excerpt)：

半導体基体の主表面に一方導電型の第1の半導体領域と、主表面から第1の半導体領域内に延びる他方導電型の第2の半導体領域と、主表面及び第2の半導体領域から離れた位置において第2の半導体領域から順次遠ざかるように配置された第2の半導体領域を包囲する複数個の他方導電型の第3の半導体領域と、主表面において第2の半導体領域に設けられた電極とを具備することを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-142186
  
• 特開昭62-018768
  
• 特開平1-272152
  
• 特開平2-113581