Pat
J-GLOBAL ID：200903070268905867

液晶表示装置

Inventor：
鎌田 豪

About 鎌田 豪

, 
笹林 貴

About 笹林 貴

, 
上田 一也

About 上田 一也

, 
吉田 秀史

About 吉田 秀史


Applicant, Patent owner：
富士通ディスプレイテクノロジーズ株式会社

About 富士通ディスプレイテクノロジーズ株式会社

, 
友達光電股▼ふん▲有限公司

About 友達光電股▼ふん▲有限公司


Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：2004106138
Publication number (International publication number)：2005292397
Application date： Mar. 31, 2004
Publication date： Oct. 20, 2005
Summary：
【課題】白茶けを防止できて表示品質が良好であり、開口率が高くて明るい表示が可能であるとともに、製造が容易な液晶表示装置を提供する。【解決手段】画素電極を、斜め方向に延びるスリット117aにより副画素電極116a〜116dに分割する。また、補助容量バスライン112の上方に制御電極113を形成する。副画素電極116b,116cは制御電極113と重なり、制御電極113と容量結合する。制御電極113とTFT141のソース電極114sとは接続配線115aを介して接続する。副画素電極116aは接続配線115aに電気的に接続する。また副画素電極116dは、制御電極113から延びる接続配線115bに電気的に接続する。【選択図】図11
Claim (excerpt)：
相互に対向して配置された第1基板及び第2の基板と、 前記第1の基板及び前記第2の基板の間に封入された垂直配向型液晶と、 前記第1の基板に設けられて走査信号が供給されるゲートバスラインと、 前記第1の基板に設けられて表示信号が供給されるデータバスラインと、 前記ゲートバスライン及び前記データバスラインにより画定される画素領域毎に形成されたスイッチング素子及び画素電極と、 前記第1の基板の画素領域に設けられて前記スイッチング素子と接続された制御電極と、 前記第2の基板に設けられたコモン電極とを有し、 前記画素電極が複数の副画素電極に分割され、前記複数の副画素電極のうちの少なくとも一部の副画素電極が前記制御電極と容量結合し、前記制御電極に電圧が印加されると、前記制御電極に容量結合した副画素電極に、前記制御電極との間で形成される容量と前記液晶を介して前記コモン電極との間で形成される容量との比に応じた電圧が印加されることを特徴とする液晶表示装置。
IPC (3)：
G02F1/1343 ,  G02F1/1337 ,  G02F1/1368
FI (3)：
G02F1/1343 ,  G02F1/1337 505 ,  G02F1/1368
F-Term (32)：
2H090HB08Y ,  2H090KA04 ,  2H090LA01 ,  2H090LA04 ,  2H090MA01 ,  2H090MA07 ,  2H090MA13 ,  2H090MA14 ,  2H092GA13 ,  2H092GA14 ,  2H092GA29 ,  2H092JA26 ,  2H092JA46 ,  2H092JB05 ,  2H092JB63 ,  2H092JB64 ,  2H092JB69 ,  2H092KA04 ,  2H092KA05 ,  2H092KA11 ,  2H092KB01 ,  2H092KB04 ,  2H092KB25 ,  2H092MA03 ,  2H092MA13 ,  2H092NA01 ,  2H092NA07 ,  2H092NA27 ,  2H092PA01 ,  2H092PA02 ,  2H092PA06 ,  2H092QA06
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM