Pat

J-GLOBAL ID：200903070325419818

電界効果トランジスタ

Inventor： 中島 成 ,  松崎 賢一郎 ,  桑田 展周 ,  乙部 健二 ,  志賀 信夫
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 長谷川 芳樹 (外4名)
Gazette classification：公開公報
Application number (International application number)：1994019488
Publication number (International publication number)：1994310535
Application date： Feb. 16, 1994
Publication date： Nov. 04, 1994
Summary：

【要約】【目的】 チャネル電子の移動度が高く、飽和電子速度の高いFETを提供する。【構成】 半絶縁性GaAs半導体基板11上にアンドープのバッファ層12、高濃度のチャネル層13、アンドープのキャップ層14が形成される。次に、選択イオン注入によりn+ 型のドレイン領域15およびソース領域16が形成される。次に、ゲート電極17、ドレイン電極18およびソース電極19が形成される。チャネル層13はSiH4 ガスの供給量が徐々に高められて形成されるため、その不純物濃度は基板表面から離れるに従って低くなっている。

Claim (excerpt)：

不純物を高濃度に含んで薄層化された半導体層をチャネル層とする電界効果トランジスタにおいて、前記チャネル層は、基板表面から基板深部に向かって不純物濃度が低く形成されていることを特徴とする電界効果トランジスタ。

IPC (2)：

H01L 21/338 ,  H01L 29/812

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-296225
  
• 特開昭50-151072
  
• 特開昭58-147161