Pat

J-GLOBAL ID：200903070358580908

成膜方法

Inventor： 成嶋 健索 ,  村上 誠志
Applicant, Patent owner： 東京エレクトロン株式会社
Agent (1)： 高山 宏志
Gazette classification：公開公報
Application number (International application number)：2003311807
Publication number (International publication number)：2005079543
Application date： Sep. 03, 2003
Publication date： Mar. 24, 2005
Summary：

【課題】CVDによるTi膜を成膜した後、TiN膜等の他の膜を成膜する場合に、Ti成膜が低温であってもこれらの間の膜剥がれを防止することができる成膜方法を提供すること。【解決手段】被処理基板にTi膜を成膜する工程(STEP2)と、Ti膜の表面を酸化させる工程(STEP3)と、その上にCVDによりTiN膜を成膜する工程(STEP5)とを具備する。【選択図】図5

Claim (excerpt)：

被処理基板上にCVDによりTi膜を成膜する工程と、 前記Ti膜の表面を酸化させる工程と、 前記Ti膜表面を窒化処理する工程と を具備することを特徴とする成膜方法。

IPC (6)：

H01L21/285 ,  C23C16/14 ,  C23C16/56 ,  G02F1/1343 ,  H01L21/28 ,  H01L21/768

FI (7)：

H01L21/285 C ,  C23C16/14 ,  C23C16/56 ,  G02F1/1343 ,  H01L21/28 B ,  H01L21/28 301R ,  H01L21/90 C

F-Term (45)：

2H092HA04 ,  2H092JB01 ,  2H092KA18 ,  2H092NA17 ,  2H092NA18 ,  4K030BA18 ,  4K030CA04 ,  4K030CA12 ,  4K030DA08 ,  4K030FA01 ,  4M104BB14 ,  4M104BB20 ,  4M104BB21 ,  4M104BB30 ,  4M104DD43 ,  4M104DD44 ,  4M104DD45 ,  4M104DD86 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104HH08 ,  5F033HH08 ,  5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK03 ,  5F033KK25 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP01 ,  5F033PP04 ,  5F033PP06 ,  5F033PP12 ,  5F033QQ89 ,  5F033QQ90 ,  5F033QQ98 ,  5F033XX13

Patent cited by the Patent：

Cited by applicant (1)

• 成膜方法および半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-273307   Applicant：東京エレクトロン株式会社

Cited by examiner (2)

• バリアメタル膜の形成方法
  Gazette classification：公開公報   Application number：特願2000-392824   Applicant：アプライドマテリアルズインコーポレイテッド
• 導電性薄膜の形成方法及びその装置、並びに半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-354933   Applicant：ソニー株式会社