Pat
J-GLOBAL ID：200903070361518954
スルーホール回路基板の製造法
Inventor：
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1993087189
Publication number (International publication number)：1994302952
Application date： Apr. 14, 1993
Publication date： Oct. 28, 1994
Summary：
【要約】【目的】 はんだによるスルーホール接続回路において、スルーホール接続不良を抑える。【構成】 絶縁層を挟んでその両面にそれぞれ導電層が積層された積層体において、スルーホール穴あけ後、スルーホール内壁にはんだを濡れやすくする被膜を形成し、はんだペーストを充填し、リフローすることによりスルーホール接続を行う。【効果】 スルーホールの接続不能が抑えられる。また濡れ性が向上するので接合強度も上がり、接触抵抗も充分低くできる。
Claim (excerpt)：
絶縁層を挟んでその両面にそれぞれ導電層が積層された部分を有する積層体を用いたスルーホール回路基板の製造方法であって、i)前記積層体にスルーホール穴をあけ、ii)前記スルーホール穴に少なくともはんだ粒とフラックスとからなるはんだペーストを充填し、iii)前記はんだペーストを前記はんだ粒の固相線温度以上の温度でリフローする製造方法において、前記スルーホール穴内壁の少なくとも導体上に、前記はんだを濡れやすくする被膜を前記スルーホール穴あけ工程とはんだペースト充填工程の間で形成することを特徴とするスルーホール回路基板の製造方法。
IPC (2)：
Return to Previous Page
