Pat
J-GLOBAL ID：200903070366564814
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992209879
Publication number (International publication number)：1994061449
Application date： Aug. 06, 1992
Publication date： Mar. 04, 1994
Summary：
【要約】【目的】256MbitDRAM以降に用いられる半導体装置の容量素子部を、より薄膜化し、リーク電流特性の少ない良好な形成方法を提供する。【構成】容量素子の下部電極であるポリシリコン電極3表面の自然酸化膜4を除去し、容量絶縁膜である不純物がドーピングされたタンタル酸化膜5を形成し、窒化チタンからなる上部電極6を形成する。
Claim (excerpt)：
DRAM等の超LSIに用いられる容量素子部の形成工程が、下部電極であるポリシリコン表面の自然酸化膜の除去工程と、不純物をドーピングしたタンタル酸化膜の成膜工程と、少なくとも底面が窒化チタンからなる上部電極の形成工程とからなることを特徴とする半導体装置の製造方法。
IPC (2)：
Patent cited by the Patent：
Cited by examiner (6)
Show all
Return to Previous Page
